摘要：
阅读全文
摘要：
DDR3的设计有着严格等长要求，归结起来分为两类（以64位的DDR3为例）： 数据 （DQ,DQS,DQM）：组内等长，误差控制在20MIL以内，组间不需要考虑等长；地址、控制、时钟信号：地址、控制信号以时钟作参考，误差控制在100MIL以内，Address、Control与CLK归为一组，因为Ad 阅读全文
摘要：
带线和带状线 同层等长避免过孔的本质不是物理上的长度一致，本质是信号的延时一致。 微带线和带状线的传输时延不同。 微带线：只有一个参考面。 空气的相对介电常数约为1.0006 FR4板材的介电常数更高为4.2 。因此微带线的有效介电常数在1—4.2之间。小于带状线的介电常数 带状线：上下两个参考面。 阅读全文
摘要：
高速信号的等长近期在公司完成pcb绘制，接触到PSRAM，了解到要PCB绘制时要进行等长； 大家的解释是为了信号的完整性（SI）； 但是等长，等长的要求范围是什么，没有同事讲的清楚，因此进行一番探索，对等长中的长度进行简单研究； 高速信号高速信号的定义：当信号的上升时间大于等于6倍传输时延；信号的上 阅读全文
摘要：
https://blog.csdn.net/qlexcel/article/details/121033162 阅读全文