模拟集成电路设计系列博客——8.1.3 锁相环的锁相过程

8.1.3 锁相环的锁相过程为了理解PLL的锁相过程，a56爆大奖在线娱乐们可以考虑一个简单的例子。假定分频系数\(N=1\)，从而\(\phi_{div}=\phi\)。更进一步，假定输入信号一开始等于VCO的自由运行频率，系统一开始锁定在\(\phi_d=0\)，Dion给滤波器的输出\(V_{cntl}\)也