会员
周边
众包
新闻
博问
闪存
所有博客
当前博客
a56爆大奖在线娱乐的博客
a56爆大奖在线娱乐的园子
账号设置
简洁模式
...
退出登录
注册
登录
million_yh
博客园
首页
新随笔
联系
订阅
管理
Verilog中参数化信号复位置0的写法
当前面有对某信号位宽进行参数化设定: parameter ADDR_WIDTH = 3,然后后面又需要对该信号初始化时,可以这么写: always @(posedge sys_clk or negedge sys_rst_n) begin if(!sys_rst_n) wr_ptr <= {ADDR
posted @
2023-06-08 16:38
million_yh
阅读(
66
) 评论(
0
)
编辑
收藏
举报
会员力量,点亮园子希望
刷新页面
返回顶部
公告