会员
众包
新闻
博问
闪存
云市场
所有博客
当前博客
a56爆大奖在线娱乐的博客
a56爆大奖在线娱乐的园子
账号设置
简洁模式
...
退出登录
注册
登录
渝雪柒柒
博客园
首页
新随笔
联系
订阅
管理
Systemverilog for design 笔记(五)
转载请标明出处 第一章 System Verilog过程块、任务和函数 1.1. verilog通用目的always过程块(procedural block)(可综合) always过程块的综合指导方针: 组合逻辑 1.关键词always后必须跟一个边沿敏感的事件控制(@符号) 2.事件控制的敏感表
posted @
2018-07-09 17:52
渝雪柒柒
阅读(
4893
) 评论(
0
)
编辑
收藏
举报
指间灵动,快码加编
刷新页面
返回顶部
公告