会员
众包
新闻
博问
闪存
云市场
所有博客
当前博客
a56爆大奖在线娱乐的博客
a56爆大奖在线娱乐的园子
账号设置
简洁模式
...
退出登录
注册
登录
FPGA_GONG
博客园
首页
新随笔
联系
订阅
管理
[systemverilog]reg、wire、var和logic傻傻分不清
Verilo...
posted @
2020-05-18 21:00
数字积木
阅读(
47
) 评论(
0
)
编辑
收藏
举报
指间灵动,快码加编
刷新页面
返回顶部
公告