摘要: Synopsys 的 VCS 和 Verdi 是IC设计中使用广泛的开发工具,需要一定的脚本编写能力,新手往往是无法下手,入门比较困难。 因此,写个最简单的使用教程。教程中会用到 Makefile、VCS、Verdi,用Verilog写个简单的ALU,实现简单的实现加减乘除,并编写了testbenc 阅读全文
posted @ 2021-05-09 21:16 辰风阆苑 阅读(1243) 评论(0) 推荐(0) 编辑