2021年8月10日
Verilog 变量声明与数据类型一
摘要： Verilog 变量声明与数据类型一 Verilog语法中最基本的数据类型有 线网（wire），寄存器（reg）和整数（integer）三种类型，这三种数据类型是可综合的数据类型，在Verilog 程序设计中被广泛使用。其它还有可以用于仿真的数据类型如 timer，real，字符串等变量都可以看作r 阅读全文
posted @ 2021-08-10 14:05 FPGAIC设计导师 阅读(722) 评论(0) 推荐(0) 编辑