2021年7月28日
摘要: TTL电平 VCC:5V 数字电路中,由TTL电子元器件组成电路使用的电平。电平是个电压范围。 标准输出高电平(VOH):2.4V 标准输出低电平(VOL):0.4V(0.5V) 通常输出高电平:3.5V(3.6V) 通常输出低电平:0.2V 最小输入高电平(VIH):2.0V 最大输入低电平(VI 阅读全文
posted @ 2021-07-28 17:20 FPGAIC设计导师 阅读(1356) 评论(0) 推荐(0) 编辑
摘要: FPGA的双向口在FPGA的设计应用中使用及其广泛,如I2C接口中的SDA,3线制的SPI接口中的数据线,传统控制总线中的数据总线,以及内存的访问DDR3/DDR4的数据总线等都是双向访问的。双向访问涉及到的概念比较多,如三态的概念,高阻的概念,输入、输出引脚合并,输入输出分时复用等概念,因此初学者 阅读全文
posted @ 2021-07-28 11:48 FPGAIC设计导师 阅读(751) 评论(0) 推荐(0) 编辑
摘要: Verilog 语法中,关于模块例化有两种方法,a56爆大奖在线娱乐是位置相关, 另外a56爆大奖在线娱乐是名称相关 verilog 语言中形成一个模块: module module_name( input a, input b, output c, input [31:0] d, output [7:0] e, ..... in 阅读全文
posted @ 2021-07-28 11:48 FPGAIC设计导师 阅读(2918) 评论(0) 推荐(0) 编辑
摘要: Verilog module 模块例化与简单层次电路设计 在上节课中a56爆大奖在线娱乐们介绍了在Verilog 中,逻辑电路的入口及行为描述。语法规则非常简单,说穿了就是数字电路的文字描述。也就在数字电路中的单一电路都可以用这种方法进行描述。但是在数字电路设计中,复杂电路往往是由多个子电路或器件实现的,在Veril 阅读全文
posted @ 2021-07-28 09:39 FPGAIC设计导师 阅读(550) 评论(0) 推荐(0) 编辑